Микросхемы: 74166, 74ALS166, 74F166, 74LS166 - 8-разрядный регистр сдвига .

74166

Описание

Микросхема 74166 содержит 8-разрядный регистр сдвига с параллельным или последовательным вводом информации и последовательным ее выводом, а также с входами сброса данных и блокировки тактовых импульсов.

Работа схемы

В нормальном режиме работы микросхемы 74166 на вход блокировки тактовых импульсов Clock Inhibit подается напряжение низкого уровня. Каждый перепад напряжения на входе тактовых импульсов Clock с низкого уровня на высокий (положительный фронт) сдвигает данные вправо на один разряд.

Регистр сдвига 74166 загружается через параллельные вводы информации Р1 — Р8, когда на вход загрузки Load поступает кратковременный импульс напряжения низкого уровня. Процесс загрузки регистра не зависит от входа тактовых импульсов. Данные, находящиеся на последовательном вводе информации, поступают в регистр при каждом положительном фронте тактового импульса.

Последовательный вывод информации с микросхемы 74166 в неинвертированцом виде осуществляется на выходе Q8.

Подачу тактовых импульсов на микросхему 74166 можно заблокировать, если вывод 6 (запирание тактовых импульсов) получит напряжение высокого уровня. Благодаря логической связи ИЛИ вход тактовых импульсов Clock и вход блокировки тактовых импульсов Clock Inhibit взаимозаменяемы.

Если на вход сброса Clear микросхемы 74166 подается кратковременный импульс напряжения низкого уровня, то информация во всех разрядах регистра стирается и на выходе Q8 устанавливается такое напряжение. Сброс информации происходит независимо от состояния входа тактовых импульсов.

Аналогом микросхемы 74166, но без входа сброса (с дополнительным инверсным последовательным выходом информации), является микросхема 74165.

Применение

Преобразование параллельного кода в последовательный, буферные запоминающие устройства.

Производится следующая номенклатура микросхем: 74166, 74ALS166, 74F165, 74LS166.

Состояние микросхемы 74166

Clear Сброс	Shift load Сдвиг/ загрузка	Clock Inhibit Блокировка такта	Clock такт	Парал. вход P1-P8	Выход Q8	Функция
0	X	X	X	X	0	Асинхронный сброс
1	0	0		D1-D81)	D8	Асинхр. парал. загрузка
1	1	0		X	2)	Последовательный сдвиг
1	1	0		X	2)	Последовательный сдвиг
1	X	1		X		Без изменений
1) - D1-D8 - данные на параллельных входах P1-P8; 2) - данные сдвигаются из предыдущего разряда регистра